Conception PCB pour la CEM: retours, découplage, empilage
Guide, Conception PCB pour la CEM
Un PCB propre en CEM des le premier essai formel est rarement un coup de chance. C'est le résultat d'une discipline de conception appliquée a quatre niveaux: un chemin de retour ininterrompu sous chaque signal rapide, un empilage qui place la masse adjacente aux signaux rapides, une stratégie de découplage a trois niveaux avec des vias vers les pastilles dont l'inductance est minimisée, et des points d'entrée ESD écrêtés avant tout circuit integre. Les references de cette discipline sont Electromagnetic Compatibility Engineering de Henry Ott (2009) et High-Speed Digital Design de Howard Johnson (1993). Les conséquences normatives d'une erreur se mesurent contre CISPR 32 (2015) pour les émissions et IEC 61000-4-2 (2008) pour l'immunité aux decharges electrostatiques. Ce guide deroule les choix de conception qui décident du passage ou de l'échec.
Le principe du courant de retour
Section intitulée « Le principe du courant de retour »Tout courant signal a un courant de retour. La question est par quel chemin. A basse fréquence (en dessous de 10 kHz), le retour s'etale dans le plan de reference pour minimiser la résistance, ce qui ne passe en général pas sous la piste. Au-dessus d'environ 100 kHz, le terme inductif domine: le retour se concentre directement sous la piste signal parce que cela minimise la surface de boucle, donc l'inductance de boucle. C'est l'effet de plan image, décrit en détail dans Ott (2009, chapitre 10) et Johnson (1993, chapitre 5).
Pour toute conception numérique ou RF au-dessus de quelques MHz, l'hypothèse de travail est le cas HF: le retour est sous la piste, et le plan de reference doit être ininterrompu sur tout le parcours du signal.
Consequences d'une reference discontinue
Section intitulée « Consequences d'une reference discontinue »Quand le plan de reference est coupe par une fente, une frontière entre domaines d'alimentation, un cluster d'antipads ou un dégagement thermique, le retour HF ne peut plus suivre sous la piste. Il doit contourner la discontinuité. Le contournement cree une boucle, et la boucle est une antenne.
| Discontinuite | Surface de boucle typique ajoutée | Hausse des émissions a la résonance de la boucle |
|---|---|---|
| Fente de 1 mm sous une piste 100 MHz | 0,5 cm^2 | 6 a 10 dB |
| Coupure de domaine d'alimentation sans capa de couture | 2 a 5 cm^2 | 10 a 20 dB |
| Changement de couche sans via de couture | 1 a 3 cm^2 | 8 a 15 dB |
| Cluster d'antipads (échappement BGA) | 0,2 a 1 cm^2 | 3 a 8 dB |
La regle qui en decoule est structurelle: chaque signal rapide a besoin d'un plan de reference ininterrompu sur toute sa longueur, sur la couche immédiatement au-dessus ou au-dessous.
Ce qui compte comme rapide
Section intitulée « Ce qui compte comme rapide »La vitesse au sens CEM n'est pas la fréquence d'horloge mais le temps de montée. Un front de 1 ns contient de l'énergie significative jusqu'a environ 350 MHz. Un front de 200 ps (typique des E/S de FPGA récents) contient de l'énergie au-dela de 1,5 GHz. La relation est approximativement f_knee = 0,35 / t_r. En dessous de f_knee le signal apparaît localise; au-dessus, la piste est une ligne de transmission et la discipline de plan de reference s'applique pleinement.
Choix d'empilage
Section intitulée « Choix d'empilage »L'empilage est la première décision de conception dont dépend le résultat CEM. Une fois fabrique, il ne peut être change sans un nouveau lot.
4 couches: signal / GND / power / signal
Section intitulée « 4 couches: signal / GND / power / signal »L'arrangement 4 couches par défaut, sain, adapte a la plupart des conceptions numériques grand public ou industrielles en dessous de quelques centaines de MHz.
| Couche | Fonction | Justification CEM |
|---|---|---|
| 1 (top) | Signal, rapide | Adjacente au plan de masse, retour serre |
| 2 | Plan GND | Reference ininterrompue pour la couche 1 |
| 3 | Plan power | Capacite plan-pair avec GND, distribue l'alimentation |
| 4 (bottom) | Signal, lent | Reference le plan power, pour signaux basse vitesse ou DC |
La capacité inhérente de quelques dizaines de pF/cm^2 entre les couches 2 et 3 agit comme un condensateur de découplage distribue, particulièrement efficace dans la plage 100 MHz a 1 GHz ou les capacités discrètes perdent en efficacité a cause de l'ESL. La configuration signal / power / GND / signal est le miroir dangereux: les pistes du dessus référencent un plan d'alimentation coupe par chaque frontière de domaine, et le système rayonne en conséquence.
6 couches: signal / GND / signal / power / GND / signal
Section intitulée « 6 couches: signal / GND / signal / power / GND / signal »Le standard pour les conceptions mixtes, les convertisseurs a découpage, les interfaces mémoire rapides et toute carte a domaines d'horloge multiples.
| Couche | Fonction | Justification CEM |
|---|---|---|
| 1 (top) | Signal, rapide | Reference le plan GND de la couche 2 |
| 2 | Plan GND | Reference pour les couches 1 et 3 |
| 3 | Signal, moyen | Entre deux plans de reference (GND couche 2, power couche 4) |
| 4 | Plan power | Capacite plan-pair avec la couche 5 |
| 5 | Plan GND | Reference pour les couches 4 et 6 |
| 6 (bottom) | Signal, rapide | Reference le plan GND de la couche 5 |
Les deux couches de routage les plus denses (1 et 6) ont une masse dédiée. La couche signal intérieure 3 est encadrée par GND au-dessus et power en dessous, ce qui est une reference acceptable si le plan power est bien decouple. Le couplage croise entre couches 1 et 3 (ou 3 et 6) est attenue par le plan intermédiaire.
8 couches et au-dela
Section intitulée « 8 couches et au-dela »Les conceptions RF mixtes, DDR3 et au-dela, et les FPGA denses utilisent typiquement 8 ou 10 couches. Le principe ne change pas: chaque couche signal adjacente a un plan de masse, plans d'alimentation apparies a des plans de masse pour la capacité inhérente, domaines RF et horloge sensibles sur des couches encadrées par GND. Le surcoût de deux couches supplémentaires est faible compare a un respin apres échec CEM.
Capacite plan-pair
Section intitulée « Capacite plan-pair »Deux plans cuivre parallèles separes par un diélectrique fin forment un condensateur distribue. La densité capacitive dépend de la permittivité et de l'espacement:
| Espacement | Dielectrique (Er ~ 4,3) | Densite capacitive |
|---|---|---|
| 100 um (4 mil) | FR4 | 38 pF/cm^2 |
| 200 um (8 mil) | FR4 | 19 pF/cm^2 |
| 500 um (20 mil) | FR4 | 7,6 pF/cm^2 |
| 50 um (2 mil) | matériau haut Er | jusqu'a quelques centaines de pF/cm^2 |
Un PCB de 10 cm par 10 cm avec une paire GND-power espacée de 4 mil possede 3,8 nF de capacité distribuée avec une ESL pratiquement nulle. Cette capacité domine au-dessus de 200 MHz, ou chaque MLCC discrète apparaît inductive.
Decouplage a trois niveaux
Section intitulée « Decouplage a trois niveaux »Une seule valeur de condensateur ne peut pas découpler un rail numérique sur tout le spectre de commutation. La réponse classique (Ott 2009, Johnson 1993) est un réseau a plusieurs niveaux: chaque niveau couvre une plage de fréquence, et ensemble ils maintiennent l'impedance Z(f) vue par le CI sous une valeur cible sur toute la bande.
Les trois niveaux
Section intitulée « Les trois niveaux »| Niveau | Valeur typique | Technologie | Plage de fréquence couverte |
|---|---|---|---|
| Reservoir | 10 a 100 uF | Tantale, polymère, électrolytique | DC a quelques centaines de kHz |
| Intermediaire | 100 nF a 1 uF | MLCC X7R ou X5R, 0402 ou 0603 | 100 kHz a 30 MHz |
| HF | 1 a 10 nF | MLCC NP0/C0G ou X7R, 0201 a géométrie inversée | 30 MHz a 500 MHz |
Le réservoir tient le rail durant les transitoires lents (échelon de charge au démarrage, rampes). L'intermédiaire couvre le gros du contenu de commutation numérique. La HF traite les harmoniques des fronts rapides, ou se concentrent les pics d'émission rayonnée.
Antiresonance
Section intitulée « Antiresonance »Entre deux condensateurs de valeurs différentes apparaît une antiresonance: une fréquence ou la combinaison parallèle apparaît comme un circuit ouvert. Le mécanisme: le condensateur de plus petite valeur est inductif a cette fréquence (au-dessus de sa SRF), le plus grand l'est aussi mais avec plus d'inductance, et leur combinaison parallèle resonne avec la petite capacité residuelle.
La parade n'est pas "ajouter plus de capacités", ce qui peut creuser l'antiresonance. C'est de choisir des valeurs dont les SRF sont assez proches pour que les pics d'impedance restent sous le Z(f) cible. Une mesure (analyseur de réseau vectoriel ou simulation dans un outil de power integrity) est le seul moyen de confirmer.
Le montage compte plus que le nombre
Section intitulée « Le montage compte plus que le nombre »L'efficacité d'un condensateur est dominée par l'inductance de boucle entre la broche du CI et le condensateur, aller-retour. Les choix de montage qui pilotent cette boucle:
- Vias adjacents aux pastilles (via-in-pad ou vias a moins de 0,2 mm de la pastille de la capa), pas en bout de fanout de 2 mm.
- Retour large: un via de masse pour chaque via d'alimentation sur la capa, idéale du même cote du boîtier.
- Meme face que le CI: une capa de découplage de l'autre cote du PCB, reliée par des vias longs, ajoute 1 a 2 nH d'inductance et ne sert a rien au-dessus de 100 MHz.
- Geometrie inversée 0201 (terminaisons sur le grand cote) réduit l'ESL d'environ 40 pour cent par rapport a la géométrie standard.
Le même condensateur 1 nF peut présenter une ESL effective entre 0,3 et 3 nH selon le montage. A 300 MHz, c'est la différence entre 0,6 ohm et 6 ohm d'impedance.
Inductance d'étalement et inductance de via
Section intitulée « Inductance d'étalement et inductance de via »Chaque via ajoute environ 1 nH d'inductance pour un PCB standard de 1,6 mm (la valeur s'ajuste avec la longueur du via, faiblement avec le diamètre). Les chemins a fort courant (alimentation, retours sous un convertisseur a découpage) transportent plusieurs ampères de courant HF, et même une faible inductance se traduit en chutes de tension significatives.
La contre-mesure est la redondance de vias: deux, quatre ou huit vias en parallèle pour les entrees-sorties de puissance et de masse vers les plans internes. Deux vias divisent par deux l'inductance, quatre la divisent grossièrement par quatre. Le surcoût de surface est modeste, le bénéfice CEM substantiel.
Regles de routage haute vitesse
Section intitulée « Regles de routage haute vitesse »Impedance contrôlée
Section intitulée « Impedance contrôlée »Au-dessus de f_knee, les pistes se comportent en lignes de transmission. Une impedance désadaptée provoque réflexions, ringing et émission large bande. Les cibles utilisées en pratique:
| Application | Impedance cible |
|---|---|
| Numerique single-ended (CMOS LVTTL) | 50 ohm |
| Differentiel LVDS, USB 2.0 | 90 ohm différentiel |
| Differentiel USB 3.x, HDMI, PCIe, Ethernet 1000BASE-T | 100 ohm différentiel |
| DDR3/DDR4 single-ended | 40 a 50 ohm |
| DDR3/DDR4 strobes différentiels | 80 a 100 ohm différentiel |
| Lignes RF (Wi-Fi, BLE, sub-GHz) | 50 ohm |
Le fabricant PCB confirme la largeur de piste, l'espacement et l'empilage qui atteignent la cible a +/- 10 pour cent typiquement. Spécifier l'impedance dans les notes de fabrication, pas seulement une largeur de piste.
Appariement de longueur
Section intitulée « Appariement de longueur »Les bus parallèles (DDR, MIPI DSI/CSI, LCD parallèle, HBM) exigent un appariement de longueur sur tous les signaux d'un groupe. Les paires différentielles exigent un appariement entre P et N pour maintenir le contenu de mode commun sous le seuil d'émission.
| Bus | Tolerance d'appariement typique |
|---|---|
| DDR3 byte lanes | +/- 25 mil dans le byte |
| DDR4 byte lanes | +/- 5 a 10 mil dans le byte |
| MIPI DSI/CSI | +/- 25 mil entre lanes |
| USB 2.0 différentiel | +/- 50 mil de skew P/N |
| USB 3.x différentiel | +/- 5 mil de skew P/N |
| HDMI 2.0 | +/- 10 mil de skew P/N |
| Gigabit Ethernet | +/- 50 mil de skew P/N, +/- 250 mil entre paires |
Les serpentins a angles vifs ajoutent des réflexions a chaque coin. Les méandres en accordéon (arrondis) ou bases sur des arcs sont preferes pour les paires différentielles rapides. Garder le méandre hors de la zone de fort couplage de la paire.
Changements de couche et vias de couture
Section intitulée « Changements de couche et vias de couture »Quand un signal rapide change de couche, le courant de retour doit aussi changer de plan de reference. Si les deux plans sont au même potentiel (tous deux GND ou tous deux power), un via de couture place a 2 a 3 mm du via signal fournit un chemin de retour direct. Si les deux plans sont a des potentiels différents (un GND, un power), un condensateur de couture (typiquement 100 nF X7R) les ponte en HF.
Un changement de couche sans via de couture ni capa proche force le courant de retour a faire un détour par la connexion disponible suivante, qui peut être a plusieurs dizaines de millimetres. La surface de boucle ajoutée est importante, et les émissions aux harmoniques montent en conséquence.
Distribution d'horloge
Section intitulée « Distribution d'horloge »Les lignes d'horloge sont les radiateurs les plus efficaces sur un PCB typique: periodiques, a fronts vifs, souvent de forte amplitude. La discipline de conception:
- Point-a-point a terminaison source: résistance serie de 22 a 33 ohm en sortie du driver, charge unique en bout, pas de stubs. La résistance serie amortit les réflexions et ralentit légèrement le front, ce qui fait baisser le contenu haute fréquence de 6 a 10 dB.
- Pas de chaine en marguerite sauf topologie expressément conçue (buffer de fan-out clock vers plusieurs spurs apparies en longueur).
- Discipline de plan de reference: les pistes d'horloge ne traversent jamais de coupure et ne changent pas de couche sans via de couture.
- Routage protege: ou la place le permet, cuivre de masse de part et d'autre de la piste d'horloge, avec vias de couture tous les quarts de longueur d'onde du plus haut harmonique d'interet.
Spread spectrum clocking (SSC)
Section intitulée « Spread spectrum clocking (SSC) »Le SSC module la fréquence d'horloge de 0,5 a 2 pour cent a un taux triangulaire de 30 a 33 kHz. Le résultat a l'analyseur de spectre est une raie qui s'est élargie en plateau. En détection quasi-crête CISPR (CISPR 32, 2015), le niveau mesure chute de 6 a 10 dB aux pics etroits.
Le SSC est une correction cote source, appliquée dans le générateur d'horloge (PLL, synthétiseur fractionnaire). La contrainte est la tolérance aval:
| Lien | Support du SSC |
|---|---|
| USB 3.x | Autorise et specifie, downspread 0,5 pour cent a 30 a 33 kHz |
| SATA | Autorise, downspread 0,5 pour cent |
| PCIe | Autorise via SRIS (horloge de reference séparée avec SSC indépendant) |
| Gigabit Ethernet (1000BASE-T) | Generalement non, le PHY se recale sur une reference fixe |
| Video synchrone (RGB parallèle) | Pas sur l'horloge pixel |
| DDR | Depend du contrôleur mémoire, vérifier la datasheet |
Un SSC active sur une horloge fournie a un récepteur non tolérant provoque perte de lien ou corruption de données, ce qui est une défaillance pire que le pic CEM qu'il devait corriger.
Specificites mixed-signal et RF
Section intitulée « Specificites mixed-signal et RF »Layout du quartz
Section intitulée « Layout du quartz »L'oscillateur a quartz est une petite antenne a la fréquence d'horloge système. A traiter en RF:
- Pistes courtes entre les broches du quartz et les condensateurs de charge et les broches de l'oscillateur, typiquement moins de 5 mm.
- Anneau de masse de garde autour du quartz et des capacités de charge, cousu au plan de masse principal par des vias tous les 2 a 3 mm.
- Pas de routage sous le quartz sur les couches adjacentes.
- Ilot de masse local reference par un point unique a la masse système si l'oscillateur est sur un rail analogique sensible.
Un quartz pose au milieu du routage numérique sans anneau de garde devient a la fois victime (jitter du au bruit de commutation) et source (harmoniques diffusées par couplage aux pistes voisines).
Alimentations a découpage
Section intitulée « Alimentations a découpage »Les convertisseurs a découpage sont des sources HF voulues. La stratégie PCB concentre la boucle a fort di/dt et filtre le reste:
- Filtre EMI d'entrée: une capa Y (ligne-vers-châssis), une capa X (ligne-vers-ligne), et une self de mode commun, placées avant l'entrée du convertisseur. Dimensionnées aux limites d'émissions conduites de CISPR 32 ou de la norme produit applicable.
- Layout du bootstrap et du noeud de commutation: la boucle a fort di/dt (capa d'entrée, switch high-side, switch low-side ou diode, retour a la capa d'entrée) est gardée géométriquement minuscule, idéale sous 10 mm^2. Le cuivre du noeud de commutation est dimensionne au courant mais pas plus large que nécessaire (c'est la source en champ proche la plus forte).
- Snubbers: un snubber RC en travers du switch low-side amortit le ringing a la résonance du noeud de commutation, typiquement 50 a 200 MHz sur un buck.
- Inductances blindées: une self blindée magnétiquement (noyau drum avec blindage, ou cube composite) réduit le rayonnement en champ proche de 6 a 15 dB par rapport a une self non blindée equivalente.
- Perle de ferrite en sortie: optionnelle, mais attention au piege de résonance (voir plus bas).
Pour le contexte de conformité plus large, voir émissions rayonnées et immunité RF conduite.
Perles de ferrite, le piege de la résonance
Section intitulée « Perles de ferrite, le piege de la résonance »Une perle de ferrite presente une faible résistance DC et une impedance HF élevée (typiquement 100 a 1000 ohm a 100 MHz). Placée en serie avec un rail d'alimentation, elle dissipe l'énergie HF. Elle a aussi une inductance serie (5 a 50 nH en dessous de la zone absorbante), et cette inductance combinée aux capacités de bypass de part et d'autre forme un tank LC resonant.
A la fréquence de résonance, l'impedance vue par la charge augmente fortement. Le facteur Q peut dépasser 10. Un transitoire de courant a la résonance excite le tank: le rail rebondit, le CI part en faute, et le système rayonne plus que sans la perle.
Parades:
- Amortir par une résistance serie: 0,5 a 2 ohm en serie avec la capa de bypass (ou comme chemin separe) ramene le Q a 1 ou 2.
- Dimensionner la capa de bypass pour repousser la résonance sous le spectre de courant de charge.
- Mesurer Z(f) a l'analyseur de réseau vectoriel avant de figer.
- Eviter les perles de ferrite sur les alimentations PLL, ADC reference et analogiques sensibles sauf si la résonance est caractérisée et amortie.
Une perle de ferrite est un outil efficace quand sa résonance est comprise et amortie, un piege quand elle est posée sur un schéma en "filtre EMI générique".
Cables, blindage, entrée ESD
Section intitulée « Cables, blindage, entrée ESD »Blindage de cable et pigtails
Section intitulée « Blindage de cable et pigtails »Les cables externes véhiculent les émissions conduites hors de la boite et les perturbations conduites a l'interieur. Le blindage est efficace seulement si sa terminaison est a 360 degrés autour du corps du connecteur, en continuité électrique avec le châssis. Un pigtail (le blindage rassemble sur un fil unique et soude a une broche) est une connexion inductive: a 100 MHz, un pigtail de 20 mm presente environ 20 nH d'inductance, équivalent a 12 ohm d'impedance, dominante par rapport a la résistance HF du blindage.
La conséquence cote PCB est la liaison de masse châssis au connecteur: une connexion a faible impedance multi-vias vers un îlot de masse châssis, distinct de la masse signal si la conception utilise des masses separees.
Selfs de mode commun en entrée de cable
Section intitulée « Selfs de mode commun en entrée de cable »Une self de mode commun (deux enroulements sur un noyau unique, courants en sens opposes en mode différentiel, additifs en mode commun) presente une impedance élevée aux courants de mode commun et faible aux signaux différentiels. Placée en entrée de cable (Ethernet, USB, sortie commande moteur), elle attenue les courants de mode commun de résonance de cable qui rayonnent efficacement.
Le positionnement compte: la self va avant la section qui rayonne, c'est-a-dire pres du point d'entrée du cable sur le PCB, pas enterrée au milieu de la carte. Une self de mode commun placée apres que le rayonnement a déjà couple au cable est inefficace.
Points d'entrée ESD
Section intitulée « Points d'entrée ESD »Chaque port externe est un point d'entrée ESD potentiel: USB, Ethernet, HDMI, jack audio, alimentation, boutons mécaniques, alimentations d'antenne. La stratégie PCB, alignée sur IEC 61000-4-2:
- Diode TVS a quelques millimetres du connecteur, entre la ligne et la masse châssis, dimensionnée pour écrêter le contact-discharge typique (8 kV en décharge contact, temps de montée inférieur a 1 ns).
- Retour court a faible inductance: un via direct de la cathode TVS vers un îlot de masse châssis sous le connecteur, pas un routage traversant la carte vers un point de masse lointain.
- Element serie entre TVS et CI protege: 0 a 22 ohm pour les lignes haute vitesse, ferrite 33 a 100 nH pour les lignes plus lentes, ou self de mode commun pour les paires différentielles. L'impedance serie permet au TVS d'écrêter; sans elle, l'impulsion se propage autour du TVS par action de ligne de transmission.
- Ilot de masse local sous le connecteur, liée au châssis par un chemin a faible inductance (vias multiples ou liaison châssis par vissage).
Un TVS place loin du connecteur, ou reference a la masse signal sans retour châssis, est decoratif. L'impulsion passe a cote sur la longue piste et atteint le CI protege quasiment inchangee.
Pour la méthode d'essai et la forme d'onde, voir ESD IEC 61000-4-2 et le contexte plus large d'immunité rayonnée.
Pieges qui font échouer l'essai formel
Section intitulée « Pieges qui font échouer l'essai formel »Les causes récurrentes d'échec au premier passage CEM sur des conceptions par ailleurs saines.
| Piege | Mecanisme | Penalite typique |
|---|---|---|
| Signal rapide au-dessus d'une coupure de plan, sans capa de couture | Detour du courant de retour, boucle antenne | +10 a 20 dB d'émissions rayonnées aux pics d'harmoniques |
| Capa de découplage du cote oppose du via par rapport au CI | Inductance de via en serie avec la capa | Decouplage efficace seulement sous 30 MHz |
| Changement de couche sans via ni capa de couture | Detour du courant de retour au via | +8 a 15 dB aux harmoniques affectes |
| Distribution d'horloge en chaine marguerite | Plusieurs points de réflexion, stubs qui rayonnent | Pics d'harmoniques d'horloge 6 a 12 dB trop hauts |
| Pistes longues entre connecteur et TVS | L'impulsion passe a cote de l'ecreteur | Echec ESD sur IEC 61000-4-2 contact +/- 4 kV |
| Self de mode commun apres la section qui rayonne | La self ne voit pas le courant de mode commun | Pas d'effet sur l'émission cable |
| Perle de ferrite en serie sur rail PLL ou analogique | Resonance LC sous-amortie avec les capas de bypass | Rebond de rail, bruit conduit en sortie |
| Cable d'horloge non blinde du PCB vers afficheur | Le cable rayonne la fondamentale d'horloge | Pic d'émission ponctuel a la fréquence d'horloge |
| Terminaison de blindage en pigtail | Blindage inefficace au-dessus de 30 MHz | Le cable devient le radiateur dominant |
| Quartz sans anneau de garde, routage proche | Harmoniques de quartz couplées aux pistes adjacentes | Emissions ponctuelles a chaque harmonique de quartz |
| SSC active sur un PHY aval non tolérant | Perte de lien ou corruption de données | Pire que le pic CEM qu'il devait corriger |
| Plan d'alimentation en couche 2 a la place de GND | Les pistes du dessus référencent un plan bruite | Hausse large bande des émissions de 6 a 10 dB |
Pour aller plus loin
Section intitulée « Pour aller plus loin »- Emissions rayonnées: comment les choix de conception de cette page sont mesures sous CISPR 32
- IEC 61000-4-3 immunité RF rayonnée: l'essai miroir, ou la carte doit survivre a la RF entrante
- IEC 61000-4-6 immunité RF conduite: injection cable en mode commun et conséquences PCB
- ESD IEC 61000-4-2: forme d'onde et méthode d'essai qui dictent la conception des points d'entrée ESD
- Precompliance en cellule TEM et sondes de champ proche: outils de mise au point qui révèlent ces pieges avant le laboratoire formel
- Glossaire: définitions de f_knee, ESL, SRF, capacité plan-pair, SSC, TVS, self de mode commun
Voir aussi
Section intitulée « Voir aussi »- Antennes et adaptation d'impedance pour produits connectes
- Radio: blocage RX, sélectivité et intermodulation (essais)
- Emissions rayonnées CEM: pre-scan et essai final
- Banc pre-conformité CEM : cellule TEM, sondes, LISN
Sources & références
- Henry W. Ott, Electromagnetic Compatibility Engineering (2009), Wiley , Wiley onlinelibrary.wiley.com/doi/book/10.1002/9780470508510
- Howard W. Johnson et Martin Graham, High-Speed Digital Design (1993), Prentice Hall , Prentice Hall www.sigcon.com/books_highspeed.htm
- CISPR 32:2015+A1:2019, Compatibilite electromagnetique des equipements multimedia, exigences d'émission , IEC webstore.iec.ch/publication/63491
- IEC 61000-4-2:2008, Essai d'immunité aux decharges electrostatiques , IEC webstore.iec.ch/publication/4189
- IPC-2221B, Norme générique de conception de circuits imprimes , IPC www.ipc.org/TOC/IPC-2221B.pdf
Questions fréquentes
- Pourquoi le courant de retour suit-il la piste a haute fréquence et non le chemin résistif le plus court ?
- Au-dela d'environ 100 kHz, le courant de retour emprunte le chemin de plus faible impedance totale, et le terme inductif domine la résistance. La configuration qui minimise l'inductance de boucle est celle ou le courant de retour circule dans le plan de reference directement sous la piste signal, parce qu'elle minimise la surface de boucle. C'est l'effet de plan image. En dessous de 10 kHz, le retour s'etale pour minimiser la résistance, ce qui ne passe presque jamais sous la piste. La transition est progressive, mais en numérique ou en RF on raisonne en HF: le plan de reference est sacre. Une discontinuité (fente, decoupe, manque de cuivre) sous un signal rapide devient une petite antenne en boucle qui rayonne et couple aux voisins.
- Quel est le bon empilage pour un PCB 4 couches propre en CEM ?
- L'empilage de reference est signal / GND / power / signal. Le plan de masse se trouve directement sous la couche de signal du dessus, ce qui donne a chaque piste supérieure un chemin de retour serre. Le plan d'alimentation est en couche 3, et la couche inférieure porte des signaux plus lents. La paire de plans GND-power apporte une capacité de découplage inhérente, typiquement 10 a 40 pF/cm^2 selon le diélectrique et l'epaisseur. Éviter signal / power / GND / signal: les pistes du dessus référencent alors un plan d'alimentation bruite et coupe par chaque domaine de puissance. Pour les conceptions mixtes ou rapides, un empilage 6 couches (signal / GND / signal / power / GND / signal) donne aux deux couches de routage intérieures une masse dédiée et fait chuter sensiblement le rayonnement.
- Comment fonctionne une stratégie de découplage a trois niveaux ?
- Les trois niveaux couvrent trois plages de fréquence. Les condensateurs de réservoir (bulk), typiquement 10 a 100 uF en tantale ou polymère, tiennent le rail lors des transitoires en kHz et stabilisent la tension au démarrage. Les valeurs intermédiaires, 100 nF a 1 uF MLCC X7R ou X5R, couvrent la plage MHz ou se concentre l'essentiel du contenu de commutation numérique. Les condensateurs HF, 1 a 10 nF en boîtier 0201 a géométrie inversée pour réduire l'ESL, traitent les dizaines a centaines de MHz ou dominent les harmoniques des fronts rapides. Entre bulk et HF apparaît une antiresonance ou l'impedance parallèle forme un pic; un trace Z(f) la revele. Le montage compte plus que le nombre: une capa 1 nF au bout d'un via long se comporte comme une inductance a 200 MHz et ne sert a rien.
- Que se passe-t-il si un signal rapide traverse une coupure de plan ?
- Le courant de retour ne peut plus passer sous la piste a la coupure. Il doit contourner l'extrémité de la fente ou sauter via un condensateur de découplage. Le détour augmente la surface de boucle de plusieurs ordres de grandeur et transforme la paire piste plus retour en antenne efficace. Les émissions conduites aux harmoniques augmentent typiquement de 10 a 20 dB par rapport a la même piste sur un plan continu. La correction est structurelle: ne pas router de signaux rapides au-dessus de coupures. En cas d'impossibilité, placer un condensateur 100 nF X7R 0402 a quelques millimetres du point de croisement pour fournir un retour HF. La capa est un palliatif, pas une solution; une fente, une capa, a chaque fois.
- Quand utiliser un spread spectrum clocking ?
- Le spread spectrum clocking (SSC) module la fréquence d'horloge typiquement de 0,5 a 2 pour cent a un taux triangulaire de 30 a 33 kHz. L'énergie qui était concentrée dans une raie étroite s'etale sur une bande, ce qui fait baisser l'amplitude crête de 6 a 10 dB au récepteur EMI en détection quasi-crête. C'est la correction la plus simple cote source quand un pic d'émission quasi-crête depasse de 3 a 6 dB la limite CISPR 32 classe B. La reserve est la tolérance aval. USB 3.x et SATA autorisent explicitement le SSC. PCIe définit SRIS pour le gérer sur un lien. Les PHY Gigabit Ethernet, certains contrôleurs DDR et les liens vidéo synchrones peuvent perdre le verrouillage quand le SSC est active sur la mauvaise reference. Vérifier la datasheet du récepteur avant d'activer le SSC.
- Pourquoi une perle de ferrite sur un rail d'alimentation peut-elle aggraver la CEM ?
- Une perle de ferrite est une résistance dépendante de la fréquence en serie avec le rail, qui dissipe l'énergie HF en chaleur. Elle possede aussi une inductance, et combinée avec les condensateurs de bypass de part et d'autre, elle forme un circuit resonant LC. A la résonance, l'impedance vue par la charge augmente fortement, le rail rebondit sous transitoire de courant, et le système rayonne plus que sans la perle. Le facteur Q de la résonance peut dépasser 10 dans une configuration mal amortie. La correction consiste soit a amortir la résonance par une petite résistance serie (0,5 a 2 ohm) en parallèle avec la perle, soit a dimensionner le condensateur de bypass pour repousser la résonance sous le spectre de courant de charge. Ne jamais poser une perle de ferrite sur une alimentation analogique ou PLL sensible sans mesurer l'impedance du rail en fonction de la fréquence.
- Comment traiter les points d'entrée ESD sur le PCB ?
- Chaque port externe (USB, Ethernet, HDMI, alimentation, boutons mécaniques, alimentation d'antenne) est un point d'entrée potentiel pour l'ESD. La stratégie cote PCB combine trois elements. Une diode TVS (transient voltage suppressor) placée a quelques millimetres du connecteur, entre la ligne et la masse châssis, écrêté l'impulsion avant qu'elle n'atteigne un circuit integre. Un retour court et de faible inductance, idéale via direct vers un îlot de masse châssis sous le connecteur, evacue l'impulsion. Un élément serie (résistance, ferrite ou self de mode commun) entre le TVS et le CI protege ajoute l'impedance qui permet a l'ecreteur de faire son travail. Des pistes longues entre connecteur et TVS, ou un TVS reference a la masse signal sans retour châssis, font passer l'impulsion a travers la protection.
- Quelles sont les erreurs de conception PCB les plus frequentes qui font échouer la CEM ?
- Cinq reviennent. Première, des signaux rapides routes au-dessus de coupures de plan sans condensateur de couture. Deuxième, des condensateurs de découplage places du cote oppose du via par rapport a la broche du CI, ce qui ajoute l'inductance du via a la boucle. Troisième, des changements de couche sur signaux rapides sans vias de couture proches entre plans de reference, forçant le courant de retour a faire un détour. Quatrième, une distribution d'horloge par longue chaine en marguerite plutôt qu'en point-a-point a terminaison source. Cinquième, des perles de ferrite installées en serie sur une alimentation analogique ou PLL sensible sans mesurer l'impedance résultante en fonction de la fréquence. Chacune seule peut ajouter 10 dB aux émissions rayonnées; cumulées, elles expliquent la majorité des échecs au premier passage CEM sur des conceptions par ailleurs saines.